TMS320VC5509AZAY Processeurs et contrôleurs de signal numérique – DSP, DSC Processeur de signal numérique à virgule fixe 179-NFBGA -40 à 85

Le processeur de signal numérique (DSP) à virgule fixe TMS320VC5509A est basé sur le cœur de processeur CPU de génération DSP TMS320C55x.L'architecture DSP C55x™ atteint des performances élevées et une faible consommation grâce à un parallélisme accru et à une concentration totale sur la réduction de la dissipation de puissance.Le CPU prend en charge une structure de bus interne composée d'un bus de programme, de trois bus de lecture de données, de deux bus d'écriture de données et de bus supplémentaires dédiés à l'activité périphérique et DMA.Ces bus offrent la possibilité d'effectuer jusqu'à trois lectures de données et deux écritures de données en un seul cycle.En parallèle, le contrôleur DMA peut effectuer jusqu'à deux transferts de données par cycle indépendamment de l'activité du CPU.

Le processeur C55x fournit deux unités de multiplication-accumulation (MAC), chacune capable de multiplier 17 bits x 17 bits en un seul cycle.Une unité arithmétique/logique (ALU) centrale de 40 bits est prise en charge par une ALU 16 bits supplémentaire.L'utilisation des ALU est sous contrôle du jeu d'instructions, ce qui permet d'optimiser l'activité parallèle et la consommation d'énergie.Ces ressources sont gérées dans l'unité d'adresse (AU) et l'unité de données (DU) de la CPU C55x.

La génération C55x DSP prend en charge un jeu d'instructions à largeur d'octet variable pour une densité de code améliorée.L'unité d'instruction (IU) effectue des extractions de programme 32 bits à partir de la mémoire interne ou externe et met en file d'attente les instructions pour l'unité de programme (PU).L'unité de programme décode les instructions, dirige les tâches vers les ressources AU et DU et gère le pipeline entièrement protégé.La capacité de branchement prédictive évite les vidages de pipeline lors de l'exécution d'instructions conditionnelles.

Les fonctions d'entrée et de sortie à usage général et l'A/D 10 bits fournissent suffisamment de broches pour l'état, les interruptions et les E/S de bit pour les écrans LCD, les claviers et les interfaces multimédias.L'interface parallèle fonctionne selon deux modes, soit en tant qu'esclave d'un microcontrôleur utilisant le port HPI, soit en tant qu'interface média parallèle utilisant l'EMIF asynchrone.Le support série est pris en charge par deux périphériques MultiMedia Card/Secure Digital (MMC/SD) et trois McBSP.

L'ensemble de périphériques 5509A comprend une interface de mémoire externe (EMIF) qui fournit un accès sans colle aux mémoires asynchrones telles que EPROM et SRAM, ainsi qu'aux mémoires haute vitesse et haute densité telles que la DRAM synchrone.Les périphériques supplémentaires incluent le bus série universel (USB), l'horloge en temps réel, la minuterie de surveillance, l'interface multi-maître et esclave I2C.Trois ports série à mémoire tampon multicanal en duplex intégral (McBSP) fournissent une interface sans colle à une variété de périphériques série standard de l'industrie et une communication multicanal avec jusqu'à 128 canaux activés séparément.L'interface hôte-port améliorée (HPI) est une interface parallèle 16 bits utilisée pour fournir au processeur hôte un accès à 32 Ko de mémoire interne sur le 5509A.Le HPI peut être configuré en mode multiplexé ou non multiplexé pour fournir une interface sans colle à une grande variété de processeurs hôtes.Le contrôleur DMA assure le déplacement des données pour six contextes de canaux indépendants sans intervention de l'unité centrale, fournissant un débit DMA allant jusqu'à deux mots de 16 bits par cycle.Deux temporisateurs à usage général, jusqu'à huit broches d'E/S à usage général (GPIO) dédiées et la génération d'horloge à boucle à verrouillage de phase numérique (DPLL) sont également inclus.

Le 5509A est pris en charge par le eXpressDSP™ primé du secteur, l'environnement de développement intégré (IDE) Code Composer Studio™, le DSP/BIOS™, la norme d'algorithme de Texas Instruments et le plus grand réseau tiers du secteur.L'IDE Code Composer Studio comprend des outils de génération de code, notamment un compilateur C et un éditeur de liens visuel, un simulateur, des pilotes de périphérique d'émulation RTDX™, XDS510™ et des modules d'évaluation.Le 5509A est également pris en charge par la bibliothèque DSP C55x qui comprend plus de 50 noyaux logiciels fondamentaux (filtres FIR, filtres IIR, FFT et diverses fonctions mathématiques) ainsi que des bibliothèques de prise en charge de puces et de cartes.

Le cœur DSP TMS320C55x a été créé avec une architecture ouverte qui permet l'ajout de matériel spécifique à l'application pour améliorer les performances sur des algorithmes spécifiques.Les extensions matérielles du 5509A offrent un équilibre parfait entre les performances des fonctions fixes et la flexibilité programmable, tout en obtenant une faible consommation d'énergie et un coût traditionnellement difficile à trouver sur le marché des processeurs vidéo.Les extensions permettent au 5509A d'offrir des performances de codec vidéo exceptionnelles avec plus de la moitié de sa bande passante disponible pour effectuer des fonctions supplémentaires telles que la conversion de l'espace colorimétrique, les opérations d'interface utilisateur, la sécurité, TCP/IP, la reconnaissance vocale et la conversion texte-parole.En conséquence, un seul DSP 5509A peut alimenter la plupart des applications vidéo numériques portables avec une marge de traitement à revendre.Pour plus d'informations, consultez la référence du programmeur des extensions matérielles TMS320C55x pour les applications image/vidéo (numéro de documentation SPRU098).Pour plus d'informations sur l'utilisation de la bibliothèque de traitement d'images DSP, consultez la référence du programmeur de la bibliothèque de traitement d'images/vidéos TMS320C55x (numéro de documentation SPRU037).