LCMXO2-2000HC-4BG256C FPGA – Réseau de portes programmables par l'utilisateur 2112 LUT 207 E/S 3,3 V 4 vitesses

1. Architecture logique flexible

• Six appareils avec 256 à 6864 LUT4 et 18 à 334 E/S  Appareils à très faible consommation

• Procédé avancé à faible consommation de 65 nm

• Consommation en veille aussi faible que 22 µW

• E/S différentielles à faible oscillation programmables

• Mode veille et autres options d'économie d'énergie 2. Mémoire intégrée et distribuée

• Jusqu'à 240 kbits de RAM intégrée sysMEM™

• Jusqu'à 54 kbits de RAM distribuée

• Logique de contrôle FIFO dédiée

3. Mémoire flash utilisateur sur puce

• Jusqu'à 256 kbits de mémoire flash utilisateur

• 100 000 cycles d'écriture

• Accessible via les interfaces WISHBONE, SPI, I2 C et JTAG

• Peut être utilisé comme processeur logiciel PROM ou comme mémoire Flash

4. E/S synchrones à source pré-conçue

• Registres DDR dans les cellules d'E/S

• Logique d'engrenage dédiée

• Engrenage 7:1 pour les E/S d'affichage

• DDR générique, DDRX2, DDRX4

• Mémoire DDR/DDR2/LPDDR dédiée avec prise en charge DQS

5. Tampon d'E/S flexible et hautes performances

• Le tampon programmable sysIO™ prend en charge une large gamme d'interfaces :

– LVCMOS 3,3/2,5/1,8/1,5/1,2

– LVTTL

– PCI

– LVDS, Bus-LVDS, MLVDS, RSDS, LVPECL

– SSTL 25/18

– HSTL 18

– Entrées de déclenchement de Schmitt, jusqu'à 0,5 V d'hystérésis

• Les E/S prennent en charge le socketing à chaud

• Terminaison différentielle sur puce

• Mode pull-up ou pull-down programmable

6. Synchronisation flexible sur puce

• Huit horloges primaires

• Jusqu'à deux horloges de bord pour les interfaces d'E/S à grande vitesse (côtés supérieur et inférieur uniquement)

• Jusqu'à deux PLL analogiques par appareil avec synthèse de fréquence fractionnaire n

– Large plage de fréquences d’entrée (7 MHz à 400 MHz)

7. Non volatile, infiniment reconfigurable

• Allumage instantané

– s'allume en quelques microsecondes

• Solution sécurisée à puce unique

• Programmable via JTAG, SPI ou I2 C

• Prend en charge la programmation en arrière-plan de non-vola

8.mémoire en mosaïque

• Double démarrage en option avec mémoire SPI externe

9. Reconfiguration TransFR™

• Mise à jour de la logique sur le terrain pendant le fonctionnement du système

10. Prise en charge améliorée au niveau du système

• Fonctions renforcées sur puce : SPI, I2 C, minuterie/compteur

• Oscillateur sur puce avec une précision de 5,5 %

• TraceID unique pour le suivi du système

• Mode programmable une fois (OTP)

• Alimentation unique avec plage de fonctionnement étendue

• Balayage des limites selon la norme IEEE 1149.1

• Programmation intégrée au système conforme à la norme IEEE 1532

11. Large gamme d'options de forfaits

• Options de boîtier TQFP, WLCSP, ucBGA, csBGA, caBGA, ftBGA, fpBGA, QFN

• Options de package à faible encombrement

– Aussi petit que 2,5 mm x 2,5 mm

• Migration de densité prise en charge

• Emballage avancé sans halogène