Réseau de portes programmables sur site XC6SLX75-2FGG484C
♠ Description du produit
| Attribut du produit | Valeur de l'attribut |
| Fabricant: | Xilinx |
| Catégorie de produit : | FPGA - Réseau de portes programmables sur site |
| RoHS : | Détails |
| Série: | XC6SLX75 |
| Nombre d'éléments logiques : | 74637 LE |
| Nombre d'E/S : | 280 E/S |
| Tension d'alimentation - Min : | 1,14 V |
| Tension d'alimentation - Max : | 1,26 V |
| Température minimale de fonctionnement : | 0 C |
| Température de fonctionnement maximale : | + 85 °C |
| Débit de données : | - |
| Nombre d'émetteurs-récepteurs : | - |
| Style de montage : | CMS/CMS |
| Emballage / Étui : | FCBGA-484 |
| Marque: | Xilinx |
| RAM distribuée : | 692 kbit |
| RAM en bloc intégrée - EBR : | 3096 kbit |
| Fréquence de fonctionnement maximale : | 1080 MHz |
| Sensible à l'humidité : | Oui |
| Nombre de blocs de matrice logique - LAB : | 5831 LABORATOIRE |
| Tension d'alimentation de fonctionnement : | 1,2 V |
| Type de produit : | FPGA - Réseau de portes programmables sur site |
| Quantité du pack d'usine : | 1 |
| Sous-catégorie: | Circuits intégrés logiques programmables |
| Nom commercial : | spartiate |
| Poids unitaire : | 1,662748 oz |
♠ Présentation de la famille Spartan-6
La famille Spartan®-6 offre des capacités d'intégration système de pointe au coût total le plus bas pour les applications à haut volume. Composée de treize composants, cette famille offre des densités étendues allant de 3 840 à 147 443 cellules logiques, avec une consommation énergétique divisée par deux par rapport aux précédentes familles Spartan, et une connectivité plus rapide et plus complète. Basée sur une technologie éprouvée de traitement du cuivre basse consommation 45 nm offrant un équilibre optimal entre coût, consommation et performances, la famille Spartan-6 propose une nouvelle logique de table de correspondance (LUT) à double registre et 6 entrées plus performante, ainsi qu'une riche sélection de blocs système intégrés. Parmi ceux-ci figurent des blocs RAM de 18 Ko (2 x 9 Ko), des tranches DSP48A1 de deuxième génération, des contrôleurs mémoire SDRAM, des blocs de gestion d'horloge en mode mixte améliorés, la technologie SelectIO™, des blocs émetteurs-récepteurs série haute vitesse optimisés en énergie, des blocs Endpoint compatibles PCI Express®, des modes avancés de gestion de l'alimentation système, des options de configuration par détection automatique et une sécurité IP renforcée avec protection AES et Device DNA.
Ces fonctionnalités offrent une alternative programmable économique aux produits ASIC personnalisés, avec une simplicité d'utilisation sans précédent. Les FPGA Spartan-6 offrent la solution idéale pour les conceptions logiques à haut volume, les conceptions DSP grand public et les applications embarquées économiques. Les FPGA Spartan-6 constituent la base silicium programmable des plateformes de conception ciblées, qui fournissent des composants logiciels et matériels intégrés permettant aux concepteurs de se concentrer sur l'innovation dès le début de leur cycle de développement.
• Famille Spartan-6 :
- FPGA Spartan-6 LX : optimisation logique
- FPGA Spartan-6 LXT : connectivité série haut débit
• Conçu pour un faible coût
- Plusieurs blocs intégrés efficaces
- Sélection optimisée des normes d'E/S
- Tampons décalés
- Boîtiers en plastique à haut volume liés par fil
• Faible puissance statique et dynamique
- Procédé 45 nm optimisé pour le coût et la faible consommation
- Mode veille prolongée pour une consommation d'énergie nulle
- Le mode suspension maintient l'état et la configuration avec un réveil multi-broches et une amélioration du contrôle
- Tension de cœur basse consommation de 1,0 V (FPGA LX, -1L uniquement)
- Tension de cœur haute performance de 1,2 V (FPGA LX et LXT, niveaux de vitesse -2, -3 et -3N)
• Banques d'interfaces SelectIO™ multi-tensions et multi-standards
- Taux de transfert de données jusqu'à 1 080 Mb/s par E/S différentielle
- Sortie sélectionnable, jusqu'à 24 mA par broche
- Normes et protocoles de 3,3 V à 1,2 V/O
- Interfaces mémoire HSTL et SSTL à faible coût
- Conformité du remplacement à chaud
- Taux de balayage d'E/S réglables pour améliorer l'intégrité du signal
• Émetteurs-récepteurs série GTP à grande vitesse dans les FPGA LXT
- Jusqu'à 3,2 Gb/s
- Interfaces haut débit, notamment : Serial ATA, Aurora, Ethernet 1 G, PCI Express, OBSAI, CPRI, EPON, GPON, DisplayPort et XAUI
• Bloc de point de terminaison intégré pour les conceptions PCI Express (LXT)
• Prise en charge de la technologie PCI® à faible coût compatible avec les spécifications 33 MHz, 32 et 64 bits.
• Tranches DSP48A1 efficaces
- Traitement arithmétique et du signal haute performance
- Multiplicateur rapide 18 x 18 et accumulateur 48 bits
- Capacité de pipeline et de cascade
- Pré-additionneur pour aider les applications de filtrage
• Blocs de contrôleur de mémoire intégrés
- Prise en charge DDR, DDR2, DDR3 et LPDDR
- Débits de données jusqu'à 800 Mb/s (bande passante maximale de 12,8 Gb/s)
- Structure de bus multiport avec FIFO indépendant pour réduire les problèmes de synchronisation de conception
• Ressources logiques abondantes avec une capacité logique accrue
- Prise en charge optionnelle du registre à décalage ou de la RAM distribuée
- Les LUT à 6 entrées efficaces améliorent les performances et minimisent la consommation d'énergie
- LUT avec double bascule pour applications centrées sur le pipeline
• Bloc RAM avec une large gamme de granularité
- RAM à blocs rapides avec activation de l'écriture d'octets
- Blocs de 18 Ko pouvant être programmés en option comme deux blocs RAM indépendants de 9 Ko
• Tuile de gestion de l'horloge (CMT) pour des performances améliorées
- Faible bruit, synchronisation flexible
- Les gestionnaires d'horloge numérique (DCM) éliminent le décalage d'horloge et la distorsion du cycle de service
- Boucles à verrouillage de phase (PLL) pour une synchronisation à faible gigue
- Synthèse de fréquence avec multiplication, division et déphasage simultanés
- Seize réseaux d'horloges mondiaux à faible inclinaison
• Configuration simplifiée, prend en charge les normes à faible coût
- Configuration de détection automatique à 2 broches
- Prise en charge étendue des flashs SPI tiers (jusqu'à x4) et NOR
- Plateforme Flash Xilinx riche en fonctionnalités avec JTAG
- Prise en charge de MultiBoot pour la mise à niveau à distance avec plusieurs flux binaires, à l'aide de la protection de surveillance
• Sécurité renforcée pour la protection de la conception
- Identifiant ADN unique de l'appareil pour l'authentification de la conception
- Cryptage du flux binaire AES dans les appareils plus grands
• Traitement intégré plus rapide avec processeur logiciel MicroBlaze™ amélioré et à faible coût
• Propriété intellectuelle et conceptions de référence de pointe dans l'industrie
