Microcontrôleurs 32 bits SPC5644AF0MLU2 – MCU 32BIT3MB Flsh192KRAM
♠ Description du produit
| Attribut de produit | Valeur d'attribut |
| Fabricant: | NXP |
| Catégorie de produit: | Microcontrôleurs 32 bits - MCU |
| RoHS : | Détails |
| Série: | MPC5644A |
| Style de montage : | CMS/CMS |
| Cœur: | e200z4 |
| Taille de la mémoire programme : | 4 Mo |
| Taille de la RAM de données : | 192 ko |
| Largeur du bus de données : | 32 bits |
| Fréquence d'horloge maximale : | 120 MHz |
| Température de fonctionnement minimale : | - 40 C |
| Température de fonctionnement maximale : | + 125 C |
| Qualification: | AEC-Q100 |
| Emballage: | Plateau |
| Marque: | Semi-conducteurs NXP |
| Sensible à l'humidité : | Oui |
| Série de processeur : | MPC5644A |
| Type de produit: | Microcontrôleurs 32 bits - MCU |
| Quantité de l'emballage d'usine : | 200 |
| Sous-catégorie : | Microcontrôleurs - MCU |
| Alias de référence : | 935321662557 |
| Unité de poids: | 1.868 grammes |
♠ Microcontrôleurs 32 bits - MCU
Le cœur du processeur hôte e200z4 du microcontrôleur est construit sur la technologie Power Architecture® et conçu spécifiquement pour les applications embarquées.En plus de la technologie Power Architecture, ce cœur prend en charge les instructions pour le traitement numérique du signal (DSP).Le MPC5644A a deux niveaux de hiérarchie de mémoire consistant en 8 Ko de cache d'instructions, soutenu par 192 Ko de SRAM sur puce et 4 Mo de mémoire flash interne.
Le MPC5644A comprend une interface de bus externe, ainsi qu'un bus d'étalonnage accessible uniquement lors de l'utilisation du système d'étalonnage Freescale VertiCal.Ce document décrit les fonctionnalités du MPC5644A et met en évidence les caractéristiques électriques et physiques importantes de l'appareil.
• Cœur d'architecture d'alimentation e200z4 150 MHz
— Codage d'instructions à longueur variable (VLE)
— Architecture superscalaire avec 2 unités d'exécution
— Jusqu'à 2 instructions entières ou à virgule flottante par cycle
— Jusqu'à 4 opérations de multiplication et d'accumulation par cycle
• Organisation de la mémoire
— Mémoire flash intégrée de 4 Mo avec ECC et lecture pendant l'écriture (RWW)
— SRAM sur puce de 192 Ko avec fonctionnalité de veille (32 Ko) et ECC
- Cache d'instructions de 8 Ko (avec verrouillage de ligne), configurable en 2 ou 4 voies
— 14 + 3 Ko de code eTPU et RAM de données
— Commutateur à barre transversale 5 ✖ 4 (XBAR)
— MMU à 24 entrées
— Interface de bus externe (EBI) avec port esclave et maître
• Protection contre les pannes
— Unité de protection de la mémoire (MPU) à 16 entrées
— Unité CRC avec 3 sous-modules
— Capteur de température de jonction
• Interruptions
— Contrôleur d'interruption configurable (avec NMI)
— DMA 64 canaux
• Canaux série
— 3 ✖ eSCI
— 3 ✖ DSPI (dont 2 prennent en charge le Micro Second Channel [MSC] en aval)
— 3 ✖ FlexCAN avec 64 messages chacun
— 1 ✖ Module FlexRay (V2.1) jusqu'à 10 Mbit/s avec canal double ou simple et 128 objets de message et ECC
• 1 ✖ eMIOS : 24 canaux unifiés
• 1 ✖ eTPU2 (eTPU de deuxième génération)
— 32 canaux standards
— 1 ✖ module de réaction (6 canaux avec trois sorties par canal)
• 2 convertisseurs analogique-numérique améliorés en file d'attente (eQADC)
— Quarante canaux d'entrée 12 bits (multiplexés sur 2 ADC) ;extensible à 56 canaux avec multiplexeurs externes
— 6 files d'attente de commandes
— Prise en charge des déclencheurs et DMA
— Temps de conversion minimum de 688 ns
• Chargeur d'amorçage CAN/SCI/FlexRay sur puce avec module d'assistance au démarrage (BAM)
• Nexus
— Classe 3+ pour le noyau e200z4
— Classe 1 pour l'eTPU
• JTAG (5 broches)
• Sémaphore déclencheur de développement (DTS)
— Registre des sémaphores (32 bits) et un registre d'identification
— Utilisé dans le cadre d'un protocole d'acquisition de données déclenchées
— La broche EVTO est utilisée pour communiquer avec l'outil externe
• Génération d'horloge
— Oscillateur principal 4–40 MHz sur puce
— FMPLL sur puce (boucle à verrouillage de phase modulée en fréquence)
• Jusqu'à 120 lignes d'E/S à usage général
— Programmable individuellement comme entrée, sortie ou fonction spéciale
— Seuil programmable (hystérésis)
• Mode de réduction de puissance : modes lent, arrêt et veille
• Schéma d'approvisionnement flexible
— Alimentation simple 5 V avec ballast externe
— Alimentation externe multiple : 5 V, 3,3 V et 1,2 V
• Paquets
— 176 LQFP
— 208 MAPBGA
— 324 TEPBGA
CSP 496 broches (outil d'étalonnage uniquement)
