Microcontrôleurs 32 bits SPC5605BK0VLL6 – MCU BOLERO 1M Cu WIRE
♠ Description du produit
| Attribut de produit | Valeur d'attribut |
| Fabricant: | NXP |
| Catégorie de produit: | Microcontrôleurs 32 bits - MCU |
| RoHS : | Détails |
| Série: | MPC5605B |
| Style de montage : | CMS/CMS |
| Paquet/Boîte : | LQFP-100 |
| Cœur: | e200z0 |
| Taille de la mémoire programme : | 768 ko |
| Taille de la RAM de données : | 64 Ko |
| Largeur du bus de données : | 32 bits |
| Résolution CAN : | 10 bits, 12 bits |
| Fréquence d'horloge maximale : | 64 MHz |
| Nombre d'E/S : | 77 E/S |
| Tension d'alimentation - Min : | 3V |
| Tension d'alimentation - Max : | 5,5 V |
| Température de fonctionnement minimale : | - 40 C |
| Température de fonctionnement maximale : | + 105 C |
| Qualification: | AEC-Q100 |
| Emballage: | Plateau |
| Marque: | Semi-conducteurs NXP |
| Type de RAM de données : | SRAM |
| Type d'interface : | PEUT, I2C, LIN, SPI |
| Sensible à l'humidité : | Oui |
| Série de processeur : | MPC560xB |
| Produit: | MCU |
| Type de produit: | Microcontrôleurs 32 bits - MCU |
| Type de mémoire de programme : | Éclair |
| Quantité de l'emballage d'usine : | 90 |
| Sous-catégorie : | Microcontrôleurs - MCU |
| Minuteries de chien de garde : | Minuterie de chien de garde |
| Alias de référence : | 935325828557 |
| Unité de poids: | 0,024170 oz |
♠ Fiche technique du microcontrôleur MPC5607B
Cette famille de microcontrôleurs système sur puce (SoC) 32 bits est la dernière réalisation en matière de contrôleurs d'application automobile intégrés.Il appartient à une famille en expansion de produits axés sur l'automobile conçus pour répondre à la prochaine vague d'applications d'électronique corporelle dans le véhicule.
Le cœur de processeur hôte e200z0h avancé et économique de cette famille de contrôleurs automobiles est conforme à la technologie Power Architecture et implémente uniquement l'APU (unité de processeur auxiliaire) VLE (codage à longueur variable), offrant une densité de code améliorée.Il fonctionne à des vitesses allant jusqu'à 64 MHz et offre un traitement haute performance optimisé pour une faible consommation d'énergie.Il capitalise sur l'infrastructure de développement disponible des appareils Power Architecture actuels et est pris en charge avec des pilotes logiciels, des systèmes d'exploitation et un code de configuration pour aider les utilisateurs à implémenter.
• Problème unique, complexe de cœur de processeur 32 bits (e200z0h)
— Conforme à la catégorie embarquée de la technologie Power Architecture®
— Jeu d'instructions amélioré permettant le codage à longueur variable (VLE) pour la réduction de l'empreinte de la taille du code.Avec le codage optionnel d'instructions mixtes 16 bits et 32 bits, il est possible d'obtenir une réduction significative de l'empreinte de la taille du code.
• Jusqu'à 1,5 Mo de mémoire flash à code intégré pris en charge avec le contrôleur de mémoire flash
• Mémoire flash de données sur puce de 64 (4 × 16) Ko avec ECC
• Jusqu'à 96 Ko de SRAM sur puce
• Unité de protection de la mémoire (MPU) avec 8 descripteurs de région et une granularité de région de 32 octets sur certains membres de la famille (reportez-vous au tableau 1 pour plus de détails.)
• Contrôleur d'interruption (INTC) capable de gérer 204 sources d'interruption à priorité sélectionnable
• Boucle à verrouillage de phase modulée en fréquence (FMPLL)
• Architecture de commutateur crossbar pour un accès simultané aux périphériques, à la mémoire Flash ou à la RAM à partir de plusieurs maîtres de bus
• Contrôleur eDMA à 16 canaux avec plusieurs sources de demande de transfert utilisant un multiplexeur DMA
• Le module d'assistance au démarrage (BAM) prend en charge la programmation Flash interne via une liaison série (CAN ou SCI)
• La minuterie prend en charge les canaux d'E/S offrant une gamme de fonctions de capture d'entrée 16 bits, de comparaison de sortie et de modulation de largeur d'impulsion (eMIOS)
• 2 convertisseurs analogique-numérique (CAN) : un 10 bits et un 12 bits
• Unité de déclenchement croisé pour permettre la synchronisation des conversions ADC avec un événement de minuterie de l'eMIOS ou du PIT
• Jusqu'à 6 modules d'interface périphérique série (DSPI)
• Jusqu'à 10 modules d'interface de communication série (LINFlex)
• Jusqu'à 6 modules CAN complets améliorés (FlexCAN) avec tampons configurables
• 1 module d'interface de circuit intégré (I2C)
• Jusqu'à 149 broches à usage général configurables prenant en charge les opérations d'entrée et de sortie (en fonction du package)
• Compteur en temps réel (RTC)
• Source d'horloge provenant d'un oscillateur interne de 128 kHz ou 16 MHz prenant en charge le réveil autonome avec une résolution de 1 ms avec un délai maximal de 2 secondes
• Prise en charge facultative de RTC avec une source d'horloge provenant d'un oscillateur à cristal externe de 32 kHz, prenant en charge le réveil avec une résolution de 1 seconde et un délai d'expiration maximal de 1 heure
• Jusqu'à 8 temporisateurs d'interruptions périodiques (PIT) avec une résolution de compteur de 32 bits
• Interface de développement Nexus (NDI) selon IEEE-ISTO 5001-2003 Class Two Plus
• Tests de balayage périphérique/carte pris en charge par le Joint Test Action Group (JTAG) de l'IEEE (IEEE 1149.1)
• Régulateur de tension sur puce (VREG) pour la régulation de l'alimentation d'entrée pour tous les niveaux internes
