Microcontrôleurs 32 bits SPC5605BK0VLL6 – MCU BOLERO 1M Cu WIRE
♠ Description du produit
| Attribut du produit | Valeur de l'attribut |
| Fabricant: | NXP |
| Catégorie de produit : | Microcontrôleurs 32 bits - MCU |
| RoHS : | Détails |
| Série: | MPC5605B |
| Style de montage : | CMS/CMS |
| Emballage / Étui : | LQFP-100 |
| Cœur: | e200z0 |
| Taille de la mémoire du programme : | 768 Ko |
| Taille de la RAM de données : | 64 Ko |
| Largeur du bus de données : | 32 bits |
| Résolution ADC : | 10 bits, 12 bits |
| Fréquence d'horloge maximale : | 64 MHz |
| Nombre d'E/S : | 77 E/S |
| Tension d'alimentation - Min : | 3 V |
| Tension d'alimentation - Max : | 5,5 V |
| Température minimale de fonctionnement : | - 40 °C |
| Température de fonctionnement maximale : | + 105 °C |
| Qualification: | AEC-Q100 |
| Conditionnement: | Plateau |
| Marque: | Semi-conducteurs NXP |
| Type de RAM de données : | SRAM |
| Type d'interface : | CAN, I2C, LIN, SPI |
| Sensible à l'humidité : | Oui |
| Série de processeurs : | MPC560xB |
| Produit: | MCU |
| Type de produit : | Microcontrôleurs 32 bits - MCU |
| Type de mémoire de programme : | Éclair |
| Quantité du pack d'usine : | 90 |
| Sous-catégorie: | Microcontrôleurs - MCU |
| Minuteries de surveillance : | Minuterie de surveillance |
| Partie # Alias : | 935325828557 |
| Poids unitaire : | 0,024170 oz |
♠Fiche technique du microcontrôleur MPC5607B
Cette famille de microcontrôleurs 32 bits de type système sur puce (SoC) représente la dernière avancée en matière de contrôleurs d'applications automobiles intégrés. Elle fait partie d'une gamme croissante de produits destinés à l'automobile, conçus pour répondre à la nouvelle vague d'applications électroniques embarquées.
Le cœur de processeur hôte e200z0h, avancé et économique, de cette famille de contrôleurs automobiles est conforme à la technologie Power Architecture et implémente exclusivement l'APU (Auxiliary Processor Unit) VLE (codage à longueur variable), offrant ainsi une densité de code améliorée. Il fonctionne à des vitesses allant jusqu'à 64 MHz et offre des performances de traitement élevées optimisées pour une faible consommation d'énergie. Il exploite l'infrastructure de développement disponible des dispositifs Power Architecture actuels et est pris en charge par les pilotes logiciels, les systèmes d'exploitation et le code de configuration pour faciliter les implémentations des utilisateurs.
• Problème unique, complexe de cœurs de processeur 32 bits (e200z0h)
— Conforme à la catégorie de technologie embarquée Power Architecture®
— Jeu d'instructions amélioré permettant un codage à longueur variable (VLE) pour réduire l'empreinte du code. Grâce au codage optionnel d'instructions mixtes 16 et 32 bits, il est possible de réduire significativement l'empreinte du code.
• Jusqu'à 1,5 Mo de mémoire flash de code sur puce prise en charge avec le contrôleur de mémoire flash
• Mémoire flash de données sur puce de 64 Ko (4 × 16) avec ECC
• Jusqu'à 96 Ko de SRAM sur puce
• Unité de protection de mémoire (MPU) avec 8 descripteurs de région et une granularité de région de 32 octets sur certains membres de la famille (reportez-vous au tableau 1 pour plus de détails).
• Contrôleur d'interruption (INTC) capable de gérer 204 sources d'interruption à priorité sélectionnable
• Boucle à verrouillage de phase modulée en fréquence (FMPLL)
• Architecture de commutation Crossbar pour un accès simultané aux périphériques, à la mémoire Flash ou à la RAM à partir de plusieurs maîtres de bus
• Contrôleur eDMA 16 canaux avec plusieurs sources de demande de transfert utilisant un multiplexeur DMA
• Le module d'assistance au démarrage (BAM) prend en charge la programmation Flash interne via une liaison série (CAN ou SCI)
• Le minuteur prend en charge les canaux d'E/S offrant une gamme de fonctions de capture d'entrée 16 bits, de comparaison de sortie et de modulation de largeur d'impulsion (eMIOS)
• 2 convertisseurs analogique-numérique (CAN) : un 10 bits et un 12 bits
• Unité de déclenchement croisé pour permettre la synchronisation des conversions ADC avec un événement de minuterie de l'eMIOS ou du PIT
• Jusqu'à 6 modules d'interface périphérique série (DSPI)
• Jusqu'à 10 modules d'interface de communication série (LINFlex)
• Jusqu'à 6 modules CAN complets améliorés (FlexCAN) avec tampons configurables
• 1 module d'interface de circuit inter-intégré (I2C)
• Jusqu'à 149 broches à usage général configurables prenant en charge les opérations d'entrée et de sortie (selon le package)
• Compteur en temps réel (RTC)
• Source d'horloge provenant d'un oscillateur interne de 128 kHz ou 16 MHz prenant en charge le réveil autonome avec une résolution de 1 ms avec un délai d'expiration maximal de 2 secondes
• Prise en charge optionnelle de RTC avec source d'horloge provenant d'un oscillateur à cristal externe de 32 kHz, prenant en charge le réveil avec une résolution de 1 seconde et un délai d'expiration maximal de 1 heure
• Jusqu'à 8 temporisateurs d'interruption périodique (PIT) avec une résolution de compteur de 32 bits
• Interface de développement Nexus (NDI) selon la norme IEEE-ISTO 5001-2003 Classe Deux Plus
• Tests de balayage des limites des appareils/cartes pris en charge par le Joint Test Action Group (JTAG) de l'IEEE (IEEE 1149.1)
• Régulateur de tension sur puce (VREG) pour la régulation de l'alimentation d'entrée pour tous les niveaux internes
