Un nouveau type de puce mémoire ferroélectrique à base d'hafnium développé et conçu par Liu Ming, académicien de l'Institut de microélectronique, a été présenté à la conférence internationale IEEE sur les circuits à semi-conducteurs (ISSCC) en 2023, le plus haut niveau de conception de circuits intégrés.
La mémoire non volatile embarquée hautes performances (eNVM) est très demandée pour les puces SOC dans l'électronique grand public, les véhicules autonomes, le contrôle industriel et les dispositifs périphériques pour l'Internet des objets. La mémoire ferroélectrique (FeRAM) présente les avantages d'une grande fiabilité, d'une consommation d'énergie ultra-faible et d'une grande vitesse. Elle est largement utilisée pour l'enregistrement de grandes quantités de données en temps réel, les lectures et écritures fréquentes, la faible consommation d'énergie et les produits SoC/SiP embarqués. La mémoire ferroélectrique à base de PZT a atteint une production de masse, mais son matériau est incompatible avec la technologie CMOS et difficile à réduire, ce qui entrave considérablement le développement des mémoires ferroélectriques traditionnelles. L'intégration embarquée nécessite une chaîne de production distincte, ce qui complique sa démocratisation à grande échelle. La miniaturisation de la nouvelle mémoire ferroélectrique à base de hafnium et sa compatibilité avec la technologie CMOS en font un pôle de recherche majeur, source d'intérêt commun dans le monde universitaire et industriel. La mémoire ferroélectrique à base de hafnium est considérée comme un axe de développement important pour la prochaine génération de nouvelles mémoires. À l'heure actuelle, la recherche sur la mémoire ferroélectrique à base d'hafnium présente encore des problèmes tels qu'une fiabilité insuffisante de l'unité, un manque de conception de puce avec un circuit périphérique complet et une vérification supplémentaire des performances au niveau de la puce, ce qui limite son application dans l'eNVM.
Pour relever les défis posés par la mémoire ferroélectrique embarquée à base de hafnium, l'équipe de l'académicien Liu Ming de l'Institut de microélectronique a conçu et implémenté pour la première fois au monde une puce de test FeRAM de magnitude mégab, basée sur la plateforme d'intégration à grande échelle de mémoire ferroélectrique à base de hafnium compatible CMOS. Elle a également réalisé avec succès l'intégration à grande échelle d'un condensateur ferroélectrique HZO dans un procédé CMOS 130 nm. Un circuit de commande d'écriture assisté par ECC pour la détection de température et un circuit amplificateur sensible pour l'élimination automatique des décalages sont proposés. Une durabilité de 1012 cycles et des temps d'écriture de 7 ns et de lecture de 5 ns sont atteints, ce qui constitue les meilleurs niveaux enregistrés à ce jour.
L'article « Une mémoire FeRAM embarquée à base de HZO de 9 Mo avec une endurance de 1 012 cycles et un temps de lecture/écriture de 5/7 ns utilisant l'actualisation des données assistée par ECC » s'appuie sur les résultats et l'amplificateur de détection à décalage annulé a été sélectionné à l'ISSCC 2023. La puce a également été sélectionnée lors de la session de démonstration de l'ISSCC pour être présentée lors de la conférence. Yang Jianguo est le premier auteur de l'article et Liu Ming l'auteur correspondant.
Les travaux connexes sont soutenus par la Fondation nationale des sciences naturelles de Chine, le Programme national de recherche et développement clés du ministère des Sciences et de la Technologie et le projet pilote de classe B de l'Académie chinoise des sciences.
(Photo d'une puce FeRAM à base de Hafnium de 9 Mo et test de performance de la puce)
Date de publication : 15 avril 2023
