LPC2468FBD208 Microcontrôleurs ARM – MCU Micro monopuce 16 bits/32 bits ;
♠ Description du produit
| Attribut du produit | Valeur d'attribution |
| Fabricant: | NXP |
| Catégorie de produit : | Microcontrôleurs ARM - MCU |
| RoHS : | Détails |
| Style de montage : | CMS/CMS |
| Noyau: | ARM7TDMI-S |
| Taille de mémoire du programme : | 512 Ko |
| Ancho de bus de données: | 32 bits/16 bits |
| Résolution du convertisseur de signal analogique à numérique (ADC) : | 10 bits |
| Fréquence maximale de la montre : | 72 MHz |
| Nombre d'entrées / sorties : | 160 E/S |
| Taille de la RAM de données : | 98 Ko |
| Tension d'alimentation - Min.: | 3,3 V |
| Tension d'alimentation - Max.: | 3,3 V |
| Température minimale du travail : | - 40 °C |
| Température de travail maximale : | + 85 °C |
| Empaqueté : | Plateau |
| Marque: | Semi-conducteurs NXP |
| Sensibles à l'humidité : | Oui |
| Type de produit : | Microcontrôleurs ARM - MCU |
| Capacité d'emballage de l'usine : | 180 |
| Sous-catégorie: | Microcontrôleurs - MCU |
| Alias des pièces n.º: | 935282457557 |
♠LPC2468 Micro puce unique 16 bits/32 bits ; 512 Ko de mémoire flash, Ethernet, CAN, ISP/IAP, périphérique/hôte/OTG USB 2.0, interface mémoire externe
NXP Semiconductors a conçu le microcontrôleur LPC2468 autour d'un cœur CPU ARM7TDMI-S 16 bits/32 bits, doté d'interfaces de débogage en temps réel incluant JTAG et trace intégrée. Le LPC2468 intègre 512 Ko de mémoire Flash haute vitesse.mémoire.
Cette mémoire flash intègre une interface mémoire spéciale de 128 bits et une architecture d'accélérateur permettant au processeur d'exécuter des instructions séquentielles depuis la mémoire flash à une fréquence d'horloge système maximale de 72 MHz. Cette fonctionnalité estdisponible uniquement sur la famille de produits de microcontrôleurs ARM LPC2000.
Le LPC2468 peut exécuter des instructions ARM 32 bits et Thumb 16 bits. La prise en charge de ces deux jeux d'instructions permet aux ingénieurs d'optimiser leur application pourLes performances ou la taille du code au niveau des sous-routines. Lorsque le cœur exécute des instructions en mode Thumb, il peut réduire la taille du code de plus de 30 % avec une faible perte de performances, tandis que l'exécution d'instructions en mode ARM maximise le cœur.performance.
Le microcontrôleur LPC2468 est idéal pour les applications de communication polyvalentes. Il intègre un contrôleur d'accès au support Ethernet 10/100 (MAC), un contrôleur USB haute vitesse périphérique/hôte/OTG avec 4 Ko de RAM de point de terminaison, quatreUART, deux canaux CAN (Controller Area Network), une interface SPI, deux ports série synchrones (SSP), trois interfaces I2C et une interface I2S. Ces interfaces de communication série sont prises en charge par les fonctionnalités suivantes.composants ; un oscillateur de précision interne de 4 MHz sur puce, 98 Ko de RAM totale composée de 64 Ko de SRAM locale, 16 Ko de SRAM pour Ethernet, 16 Ko de SRAM pour DMA à usage général, 2 Ko de SRAM alimentée par batterie et une mémoire externeContrôleur (EMC).
Ces caractéristiques rendent ce dispositif parfaitement adapté aux passerelles de communication et aux convertisseurs de protocole. En complément des nombreux contrôleurs de communication série, des capacités d'horloge polyvalentes et des fonctionnalités mémoire sont disponibles.Minuteries 32 bits, un CAN 10 bits amélioré, un DAC 10 bits, deux unités PWM, quatre broches d'interruption externes et jusqu'à 160 lignes GPIO rapides.
Le LPC2468 connecte 64 des broches GPIO au contrôleur d'interruption vectorielle (VIC) basé sur le matériel, ce qui signifie que cesLes entrées externes peuvent générer des interruptions déclenchées par front. Toutes ces caractéristiques rendent le LPC2468 particulièrement adapté aux systèmes de contrôle industriel et médicaux.
Processeur ARM7TDMI-S, fonctionnant jusqu'à 72 MHz.
Mémoire programme flash intégrée de 512 Ko avec fonctions de programmation intégrée (ISP) et de programmation intégrée (IAP). La mémoire programme flash est située sur le bus local ARM pour un accès CPU hautes performances.
La SRAM intégrée de 98 Ko comprend :
64 Ko de SRAM sur le bus local ARM pour un accès CPU hautes performances.
16 Ko de SRAM pour interface Ethernet. Peut également être utilisée comme SRAM polyvalente.
16 Ko de SRAM pour une utilisation DMA à usage général, également accessible par USB.
Stockage de données SRAM de 2 Ko alimenté par le domaine d'alimentation de l'horloge temps réel (RTC).
Le système Dual Advanced High-performance Bus (AHB) permet l'exécution simultanée d'Ethernet DMA, d'USB DMA et de programmes à partir de la mémoire flash intégrée sans conflit.
EMC prend en charge les périphériques de mémoire statique asynchrone tels que la RAM, la ROM et la mémoire flash, ainsi que les mémoires dynamiques telles que la SDRAM à débit de données unique.
Contrôleur d'interruption vectorisé avancé (VIC), prenant en charge jusqu'à 32 interruptions vectorisées.
Contrôleur DMA à usage général (GPDMA) sur AHB pouvant être utilisé avec les interfaces SSP, I2S-bus et SD/MMC ainsi que pour les transferts de mémoire à mémoire.
Interfaces série :
Ethernet MAC avec interface MII/RMII et contrôleur DMA associé. Ces fonctions résident sur un AHB indépendant.
Contrôleur de périphérique/hôte/OTG double port USB 2.0 pleine vitesse avec PHY sur puce et contrôleur DMA associé.
Quatre UART avec génération de débit en bauds fractionnaire, un avec E/S de contrôle de modem, un avec prise en charge IrDA, tous avec FIFO.
Contrôleur CAN avec deux canaux.
Contrôleur SPI.
Deux contrôleurs SSP, avec fonctions FIFO et multiprotocole. L'un d'eux remplace le port SPI et partage son interruption. Les SSP peuvent être utilisés avec le contrôleur GPDMA.
Trois interfaces de bus I2C (une avec drain ouvert et deux avec broches de port standard).
Interface I2S (Inter-IC Sound) pour entrée ou sortie audio numérique. Compatible avec le GPDMA.
Autres périphériques :
Interface de carte mémoire SD/MMC.
160 broches d'E/S à usage général avec résistances de rappel/descente configurables.
CAN 10 bits avec multiplexage d'entrée sur 8 broches.
DAC 10 bits.
Quatre temporisateurs/compteurs polyvalents avec 8 entrées de capture et 10 sorties de comparaison. Chaque bloc de temporisation dispose d'une entrée de comptage externe.
Deux blocs PWM/minuterie prenant en charge le contrôle de moteurs triphasés. Chaque PWM dispose d'entrées de comptage externes.
Horloge temps réel avec domaine de puissance séparé. La source d'horloge peut être l'oscillateur RTC ou l'horloge APB.
2 Ko de SRAM alimentés par la broche d'alimentation RTC, permettant de stocker des données lorsque le reste de la puce est hors tension.
Horloge de surveillance (WDT). Le WDT peut être cadencé par l'oscillateur RC interne, l'oscillateur RTC ou l'horloge APB.
Interface de test/débogage ARM standard pour la compatibilité avec les outils existants.
Le module de trace d’émulation prend en charge la trace en temps réel.
Alimentation simple 3,3 V (3,0 V à 3,6 V).
Quatre modes de consommation réduite : inactivité, veille, mise hors tension et mise hors tension complète.
Quatre entrées d'interruption externes configurables comme sensibles aux fronts/niveaux. Toutes les broches des ports 0 et 2 peuvent être utilisées comme sources d'interruption sensibles aux fronts.
Sortie de veille du processeur via toute interruption pouvant fonctionner pendant cette période (interruptions externes, interruption RTC, activité USB, interruption de réveil Ethernet, activité du bus CAN, interruption de la broche 0/2). Deux domaines d'alimentation indépendants permettent un réglage précis de la consommation d'énergie en fonction des besoins.
Chaque périphérique dispose de son propre diviseur d'horloge pour des économies d'énergie supplémentaires. Ces diviseurs permettent de réduire la puissance active de 20 à 30 %.
Détection de baisse de tension avec seuils séparés pour l'interruption et la réinitialisation forcée.
Réinitialisation à la mise sous tension sur puce. Oscillateur à cristal sur puce avec une plage de fonctionnement de 1 MHz à 25 MHz.
Oscillateur RC interne de 4 MHz, réglé avec une précision de 1 %, pouvant être utilisé comme horloge système. Utilisé comme horloge CPU, il ne permet pas l'exécution des protocoles CAN et USB.
Le PLL intégré permet au processeur de fonctionner à sa fréquence maximale sans nécessiter de quartz haute fréquence. Il peut être piloté par l'oscillateur principal, l'oscillateur RC interne ou l'oscillateur RTC.
Analyse des limites pour des tests de carte simplifiés.
Les sélections de fonctions de broches polyvalentes offrent davantage de possibilités d'utilisation des fonctions périphériques sur puce.
Contrôle industriel
Systèmes médicaux
Convertisseur de protocole
Communications
