FPGA LCMXO640C-3TN144I – Réseau de portes programmables par l'utilisateur 640 LUTS 113 E/S
♠ Description du produit
| Attribut du produit | Valeur de l'attribut |
| Fabricant: | Treillis |
| Catégorie de produit : | FPGA - Réseau de portes programmables sur site |
| RoHS : | Détails |
| Série: | LCMXO640C |
| Nombre d'éléments logiques : | 640 LE |
| Nombre d'E/S : | 113 E/S |
| Tension d'alimentation - Min : | 1,71 V |
| Tension d'alimentation - Max : | 3,465 V |
| Température minimale de fonctionnement : | - 40 °C |
| Température de fonctionnement maximale : | + 100 °C |
| Débit de données : | - |
| Nombre d'émetteurs-récepteurs : | - |
| Style de montage : | CMS/CMS |
| Emballage/Caisse : | TQFP-144 |
| Conditionnement: | Plateau |
| Marque: | Treillis |
| RAM distribuée : | 6,1 kbit |
| Hauteur: | 1,4 mm |
| Longueur: | 20 mm |
| Fréquence de fonctionnement maximale : | 500 MHz |
| Sensible à l'humidité : | Oui |
| Nombre de blocs de matrice logique - LAB : | 80 LABORATOIRE |
| Courant d'alimentation de fonctionnement : | 17 mA |
| Tension d'alimentation de fonctionnement : | 1,8 V/2,5 V/3,3 V |
| Type de produit : | FPGA - Réseau de portes programmables sur site |
| Quantité du pack d'usine : | 60 |
| Sous-catégorie: | Circuits intégrés logiques programmables |
| Mémoire totale : | 6,1 kbit |
| Largeur: | 20 mm |
| Poids unitaire : | 1,319 g |
Non volatile, reconfigurable à l'infini
• Mise en marche instantanée – s'allume en quelques microsecondes
• Puce unique, aucune mémoire de configuration externe requise
• Excellente sécurité de conception, aucun flux binaire à intercepter
• Reconfigurer la logique basée sur la SRAM en millisecondes
• SRAM et mémoire non volatile programmables via le port JTAG
• Prend en charge la programmation en arrière-plan de la mémoire non volatile
Mode veille
• Permet une réduction du courant statique jusqu'à 100x
Reconfiguration TransFR™ (TFR)
• Mise à jour de la logique sur le terrain pendant le fonctionnement du système
Haute densité d'E/S vers logique
• 256 à 2280 LUT4
• 73 à 271 E/S avec de nombreuses options de package
• Migration de densité prise en charge
• Emballage sans plomb/conforme RoHS
Mémoire embarquée et distribuée
• Jusqu'à 27,6 Kbits de RAM intégrée sysMEM™
• Jusqu'à 7,7 Kbits de RAM distribuée
• Logique de contrôle FIFO dédiée
Tampon d'E/S flexible
• Le tampon programmable sysIO™ prend en charge une large gamme d'interfaces :
– LVCMOS 3,3/2,5/1,8/1,5/1,2
– LVTTL
– PCI
– LVDS, Bus-LVDS, LVPECL, RSDS
PLL sysCLOCK™
• Jusqu'à deux PLL analogiques par appareil
• Multiplication, division et déphasage d'horloge
Support au niveau du système
• Norme IEEE 1149.1 Boundary Scan
• Oscillateur embarqué
• Les appareils fonctionnent avec une alimentation de 3,3 V, 2,5 V, 1,8 V ou 1,2 V
• Programmation intégrée au système conforme à la norme IEEE 1532
