LCMXO2-4000HC-4TG144C Réseau prédiffusé programmable sur le terrain 4320 LUTs 115 IO 3.3V 4 Spd
♠ Description du produit
| Attribut de produit | Valeur d'attribut |
| Fabricant: | Treillis |
| Catégorie de produit: | FPGA - Réseau prédiffusé programmable sur le terrain |
| RoHS : | Détails |
| Série: | LCMXO2 |
| Nombre d'éléments logiques : | 4320 LE |
| Nombre d'E/S : | 114 E/S |
| Tension d'alimentation - Min : | 2.375V |
| Tension d'alimentation - Max : | 3,6 V |
| Température de fonctionnement minimale : | 0C |
| Température de fonctionnement maximale : | + 85 C |
| Débit de données: | - |
| Nombre d'émetteurs-récepteurs : | - |
| Style de montage : | CMS/CMS |
| Paquet/Boîte : | TQFP-144 |
| Emballage: | Plateau |
| Marque: | Treillis |
| RAM distribuée : | 34 ko |
| Bloc RAM intégré - EBR : | 92 ko |
| Fréquence de fonctionnement maximale : | 269 MHz |
| Sensible à l'humidité : | Oui |
| Nombre de blocs de matrice logique - LAB : | 540 LABO |
| Courant d'alimentation de fonctionnement : | 8,45 mA |
| Tension d'alimentation de fonctionnement : | 2,5 V/3,3 V |
| Type de produit: | FPGA - Réseau prédiffusé programmable sur le terrain |
| Quantité de l'emballage d'usine : | 60 |
| Sous-catégorie : | Circuits intégrés logiques programmables |
| Mémoire totale: | 222 ko |
| Nom commercial : | MachXO2 |
| Unité de poids: | 0,046530 oz |
1. Architecture logique flexible
Six appareils avec 256 à 6864 LUT4 et 18 à 334E/S
2. Appareils à très faible consommation
Processus avancé à faible puissance de 65 nm
Aussi faible que 22 μW en veille
E/S différentielles à faible oscillation programmables
Mode veille et autres options d'économie d'énergie
3. Mémoire embarquée et distribuée
Jusqu'à 240 kbits sysMEM™ Embedded Block RAM
Jusqu'à 54 kbits de RAM distribuée
Logique de contrôle FIFO dédiée
4. Mémoire flash utilisateur sur puce
Jusqu'à 256 kbits de mémoire flash utilisateur
100 000 cycles d'écriture
Accessible via WISHBONE, SPI, I2C et JTAGinterfaces
Peut être utilisé comme processeur PROM logiciel ou comme Flashmémoire
5. Source synchrone pré-conçueE/S
Registres DDR dans les cellules d'E/S
Logique d'engrenage dédiée
Engrenage 7:1 pour les E/S d'affichage
DDR générique, DDRX2, DDRX4
Mémoire dédiée DDR/DDR2/LPDDR avec DQSsoutien
6. Tampon d'E/S flexible et haute performance
La mémoire tampon sysI/O™ programmable prend en chargegamme d'interfaces :
LVCMOS 3.3/2.5/1.8/1.5/1.2
LVTTL
PCI
LVDS, Bus-LVDS, MLVDS, RSDS, LVPECL
SSTL 25/18
HSTL 18
MIPI D-PHY émulé
Entrées de déclenchement de Schmitt, jusqu'à 0,5 V d'hystérésis
I/O prend en charge la connexion à chaud
Terminaison différentielle sur puce
Mode pull-up ou pull-down programmable
7. Horloge flexible sur puce
Huit horloges primaires
Jusqu'à deux horloges de bord pour des E/S à grande vitesseinterfaces (côtés supérieur et inférieur uniquement)
Jusqu'à deux PLL analogiques par appareil avec fractionnaire-nsynthèse de fréquence
Large plage de fréquences d'entrée (7 MHz à 400MHz)
8. Non volatile, reconfigurable à l'infini
Instant-on - s'allume en quelques microsecondes
Solution sécurisée à puce unique
Programmable via JTAG, SPI ou I2C
Prend en charge la programmation en arrière-plan de non volatilemémoire
Dual boot en option avec mémoire SPI externe
9. Reconfiguration TransFR™
Mise à jour de la logique sur le terrain pendant que le système fonctionne
10. Prise en charge améliorée au niveau du système
Fonctions renforcées sur puce : SPI, I2C,minuterie/compteur
Oscillateur sur puce avec une précision de 5,5 %
Unique TraceID pour le suivi du système
Mode programmable une fois (OTP)
Alimentation unique avec fonctionnement étendugamme
Balayage des limites de la norme IEEE 1149.1
Programmation intégrée au système conforme à la norme IEEE 1532
11. Large gamme d'options de forfaits
TQFP, WLCSP, ucBGA, csBGA, caBGA, ftBGA,Options de package fpBGA, QFN
Options d'emballage à faible encombrement
Aussi petit que 2,5 mm x 2,5 mm
Migration de densité prise en charge
Emballage avancé sans halogène
