AT91SAM7X256C-AU Microcontrôleurs ARM – MCU LQFP GRN IND TMP MRL C

 Intègre le processeur ARM7TDMI ARM Thumb®

 Architecture RISC 32 bits hautes performances

 Jeu d'instructions 16 bits haute densité

 Leader en MIPS/Watt

 Émulation en circuit EmbeddedICE ™, prise en charge du canal de communication de débogage

 Flash interne à grande vitesse

 512 Ko (SAM7X512) organisés en deux banques de 1024 pages de 256 octets (double plan)

 256 Ko (SAM7X256) organisés en 1024 pages de 256 octets (plan unique)

 128 Ko (SAM7X128) organisés en 512 pages de 256 octets (plan unique)

 Accès à cycle unique jusqu'à 30 MHz dans les pires conditions

 Prefetch Buffer optimisant l'exécution des instructions du pouce à la vitesse maximale

 Temps de programmation de la page : 6 ms, y compris l'effacement automatique de la page, temps d'effacement complet : 15 ms

 10 000 cycles d'écriture, capacité de rétention des données de 10 ans, capacités de verrouillage de secteur, Flash Security Bit

 Interface de programmation Flash rapide pour la production à haut volume

 SRAM interne haute vitesse, accès à cycle unique à vitesse maximale

 128 Ko (SAM7X512)

 64 Ko (SAM7X256)

 32 Ko (SAM7X128)

 Contrôleur de mémoire (MC)

 Contrôleur de flash intégré, statut d'abandon et détection de désalignement

 Réinitialiser le contrôleur (RSTC)

 Basé sur des cellules de réinitialisation à la mise sous tension et un détecteur de baisse de tension calibré en usine à faible puissance

 Fournit la mise en forme du signal de réinitialisation externe et l'état de la source de réinitialisation

 Générateur d'horloge (CKGR)

 Oscillateur RC basse consommation, oscillateur sur puce de 3 à 20 MHz et une PLL

 Contrôleur de gestion de l'alimentation (PMC)

 Capacités d'optimisation de la puissance, y compris le mode d'horloge lente (jusqu'à 500 Hz) et le mode inactif

 Quatre signaux d'horloge externes programmables

 Contrôleur d'interruption avancé (AIC)

 Sources d'interruption vectorielles masquables individuellement, à huit niveaux de priorité

 Deux sources d'interruption externes et une source d'interruption rapide, protection contre les interruptions parasites

 Unité de débogage (DBGU)

 UART à 2 fils et prise en charge de l'interruption du canal de communication de débogage, prévention d'accès ICE programmable

 Mode pour la communication série UART à 2 fils à usage général

 Minuterie d'intervalle périodique (PIT)

 Compteur programmable 20 bits plus compteur d'intervalle 12 bits

 Chien de garde fenêtré (WDT)

 Compteur programmable protégé par clé 12 bits

 Fournit des signaux de réinitialisation ou d'interruption au système

 Le compteur peut être arrêté lorsque le processeur est en état de débogage ou en mode inactif

 Minuterie en temps réel (RTT)

 Compteur libre 32 bits avec alarme

 Fonctionne sur l'oscillateur RC interne

 Deux contrôleurs d'entrée/sortie parallèles (PIO)

 Soixante-deux lignes d'E/S programmables multiplexées avec jusqu'à deux E/S périphériques

 Capacité d'interruption de changement d'entrée sur chaque ligne d'E/S

 Drain ouvert programmable individuellement, résistance de traction et sortie synchrone

 Treize canaux de contrôleur DMA périphérique (PDC)

 Un port périphérique USB 2.0 pleine vitesse (12 Mbits par seconde)

 Émetteur-récepteur sur puce, FIFO intégrés configurables de 1352 octets

 Un Ethernet MAC 10/100 base-T

 Interface indépendante du support (MII) ou Interface indépendante du support réduit (RMII)

 FIFO 28 octets intégrés et canaux DMA dédiés pour la transmission et la réception

 Contrôleur CAN conforme à la partie 2.0A et à la partie 2.0B

 Huit boîtes aux lettres d'objets de message entièrement programmables, compteur d'horodatage 16 bits

 Un contrôleur série synchrone (SSC)

 Signaux d'horloge et de synchronisation de trame indépendants pour chaque récepteur et émetteur

 Prise en charge de l'interface analogique I²S, prise en charge du multiplexage par répartition dans le temps

 Capacités de flux de données continu à grande vitesse avec transfert de données 32 bits

 Deux émetteurs récepteurs synchrones/asynchrones universels (USART)

 Générateur de débit en bauds individuel, modulation/démodulation infrarouge IrDA®

 Prise en charge de la carte à puce ISO7816 T0/T1, prise de contact matérielle, prise en charge RS485

 Prise en charge complète de la ligne de modem sur USART1

 Deux interfaces périphériques série maître/esclave (SPI)

 Longueur de données programmable de 8 à 16 bits, sélection de quatre puces périphériques externes

 Une minuterie/compteur 16 bits à trois canaux (TC)

 Trois entrées d'horloge externes, deux broches d'E/S polyvalentes par canal

 Double génération PWM, mode capture/forme d'onde, capacité haut/bas

 Un contrôleur de modulation de largeur de puissance 16 bits à quatre canaux (PWMC)

 Une interface à deux fils (TWI)

 Prise en charge du mode maître uniquement, tous les EEPROM Atmel à deux fils et les appareils compatibles I2 C pris en charge

 Un convertisseur analogique-numérique 10 bits à 8 canaux, quatre canaux multiplexés avec des E/S numériques

 Assistance au démarrage SAM-BA®

 Programme de démarrage par défaut

 Interface avec l'interface utilisateur graphique SAM-BA

 Balayage des limites IEEE® 1149.1 JTAG sur toutes les broches numériques

 E/S tolérantes à 5 V, y compris quatre lignes d'E/S d'entraînement à courant élevé, jusqu'à 16 mA chacune

 Alimentations  Régulateur 1,8 V intégré, dessinant jusqu'à 100 mA pour le noyau et les composants externes

 Alimentation des lignes d'E / S VDDIO 3,3 V, alimentation Flash VDDFLASH 3,3 V indépendante

 Alimentation 1.8V VDDCORE Core avec détecteur de baisse de tension

 Fonctionnement entièrement statique : jusqu'à 55 MHz à 1,65 V et 85 °C dans les pires conditions

 Disponible en boîtiers verts LQFP 100 plombs et verts TFBGA 100 billes