Microprocesseurs AM3358BZCZA100 – MPU ARM Cortex-A8

• Processeur RISC 32 bits Sitara™ ARM® Cortex® -A8 jusqu'à 1 GHz

– Coprocesseur NEON™ SIMD

– 32 Ko d'instructions L1 et 32 ​​Ko de cache de données avec détection d'erreur unique (parité)

– 256 Ko de cache L2 avec code de correction d'erreur (ECC)

– 176 Ko de ROM de démarrage sur puce

– 64 Ko de RAM dédiée

– Émulation et débogage – JTAG

– Contrôleur d'interruption (jusqu'à 128 demandes d'interruption)

• Mémoire sur puce (RAM L3 partagée)

– 64 Ko de RAM OCMC (General-Purpose On-Chip Memory Controller)

– Accessible à tous les maîtres

– Prend en charge la rétention pour un réveil rapide

• Interfaces de mémoire externe (EMIF)

– Contrôleur mDDR(LPDDR), DDR2, DDR3, DDR3L :

– mDDR : horloge de 200 MHz (débit de données de 400 MHz)

– DDR2 : horloge 266 MHz (débit de données 532 MHz)

– DDR3 : horloge 400 MHz (débit de données 800 MHz)

– DDR3L : horloge 400 MHz (débit de données 800 MHz)

– Bus de données 16 bits – 1 Go d'espace adressable total

– Prend en charge les configurations de périphériques mémoire un x16 ou deux x8

– Contrôleur de mémoire à usage général (GPMC)

– Interface mémoire asynchrone flexible 8 bits et 16 bits avec jusqu'à sept sélections de puces (NAND, NOR, Muxed-NOR, SRAM)

– Utilise le code BCH pour prendre en charge l'ECC 4, 8 ou 16 bits

– Utilise le code Hamming pour prendre en charge l'ECC 1 bit

– Module de localisation d'erreurs (ELM)

– Utilisé en conjonction avec le GPMC pour localiser les adresses des erreurs de données à partir de polynômes de syndrome générés à l'aide d'un algorithme BCH

– Prend en charge la localisation des erreurs de bloc de 4, 8 et 16 bits par 512 octets basée sur les algorithmes BCH

• Sous-système d'unité programmable en temps réel et sous-système de communication industrielle (PRU-ICSS)

– Prend en charge des protocoles tels que EtherCAT®, PROFIBUS, PROFINET, EtherNet/IP™, etc.

– Deux unités programmables en temps réel (PRU)

– Processeur RISC 32 bits de chargement/stockage capable de fonctionner à 200 MHz

– 8 Ko de RAM d'instructions avec détection d'erreur unique (parité)

– 8 Ko de RAM de données avec détection d'erreur unique (parité)

– Multiplicateur 32 bits à cycle unique avec accumulateur 64 bits

– Le module GPIO amélioré offre une prise en charge du décalage d'entrée/sortie et un verrouillage parallèle sur un signal externe

– 12 Ko de RAM partagée avec détection d'erreur unique (parité)

– Trois banques de registres de 120 octets accessibles par chaque PRU

– Contrôleur d'interruption (INTC) pour la gestion des événements d'entrée du système

– Bus d'interconnexion local pour connecter les maîtres internes et externes aux ressources à l'intérieur du PRU-ICSS

– Périphériques à l’intérieur du PRU-ICSS :

– Un port UART avec broches de contrôle de flux, prend en charge jusqu'à 12 Mbps

– Un module de capture améliorée (eCAP)

– Deux ports Ethernet MII prenant en charge Ethernet industriel, comme EtherCAT

– Un port MDIO

• Module de gestion de l'alimentation, de la réinitialisation et de l'horloge (PRCM)

– Contrôle l'entrée et la sortie des modes veille et sommeil profond

– Responsable du séquençage du sommeil, du séquençage de l'arrêt du domaine d'alimentation, du séquençage du réveil et du séquençage de l'activation du domaine d'alimentation

– Horloges

– Oscillateur haute fréquence intégré de 15 à 35 MHz utilisé pour générer une horloge de référence pour diverses horloges système et périphériques

– Prend en charge le contrôle d'activation et de désactivation de l'horloge individuelle pour les sous-systèmes et les périphériques afin de faciliter la réduction de la consommation d'énergie

– Cinq ADPLL pour générer des horloges système (sous-système MPU, interface DDR, USB et périphériques [MMC et SD, UART, SPI, I2C], L3, L4, Ethernet, GFX [SGX530], horloge pixel LCD)

- Pouvoir

– Deux domaines de puissance non commutables (horloge temps réel [RTC], logique de réveil [WAKEUP])

– Trois domaines d'alimentation commutables (sous-système MPU [MPU], SGX530 [GFX], périphériques et infrastructure [PER])

– Implémente SmartReflex™ Classe 2B pour la mise à l'échelle de la tension du cœur en fonction de la température de la matrice, de la variation du processus et des performances (mise à l'échelle adaptative de la tension [AVS])

– Mise à l'échelle dynamique de la fréquence de tension (DVFS)

• Périphériques de jeu

• Domotique et automatisation industrielle

• Appareils médicaux grand public

• Imprimantes

• Systèmes de péage intelligents

• Distributeurs automatiques connectés

• Balances de pesée

• Consoles éducatives

• Jouets avancés