Microprocesseurs AM3352BZCZA100 – MPU ARM Cortex-A8 MPU

• Jusqu'à 1 GHz de processeur Sitara™ ARM® Cortex® -A8 RISC 32 bits

– Coprocesseur NEON™ SIMD

- 32 Ko d'instruction L1 et 32 ​​Ko de cache de données avec détection d'erreur unique (parité)

- 256 Ko de cache L2 avec code de correction d'erreur (ECC)

- 176 Ko de ROM de démarrage sur puce

– 64 Ko de RAM dédiée

– Émulation et débogage – JTAG

– Contrôleur d'interruption (jusqu'à 128 demandes d'interruption)

• Mémoire sur puce (RAM L3 partagée)

– 64 Ko de RAM OCMC (General-Purpose On-Chip Memory Controller)

– Accessible à tous les maîtres

– Prend en charge la rétention pour un réveil rapide

• Interfaces de mémoire externe (EMIF)

– Contrôleur mDDR(LPDDR), DDR2, DDR3, DDR3L :

– mDDR : horloge 200 MHz (débit de données 400 MHz)

– DDR2 : horloge 266 MHz (débit de données 532 MHz)

– DDR3 : horloge de 400 MHz (débit de données de 800 MHz)

– DDR3L : horloge de 400 MHz (débit de données de 800 MHz)

– Bus de données 16 bits

– 1 Go d'espace total adressable

- Prend en charge les configurations d'un périphérique de mémoire x16 ou deux x8

- Contrôleur de mémoire à usage général (GPMC)

- Interface de mémoire asynchrone 8 bits et 16 bits flexible avec jusqu'à sept sélections de puces (NAND, NOR, Muxed-NOR, SRAM)

- Utilise le code BCH pour prendre en charge l'ECC 4, 8 ou 16 bits

- Utilise le code Hamming pour prendre en charge l'ECC 1 bit

- Module de localisation d'erreur (ELM)

- Utilisé en conjonction avec le GPMC pour localiser les adresses des erreurs de données à partir de polynômes de syndrome générés à l'aide d'un algorithme BCH

- Prend en charge l'emplacement d'erreur de bloc de 4, 8 et 16 bits par bloc de 512 octets basé sur les algorithmes BCH

• Sous-système d'unité programmable en temps réel et sous-système de communication industrielle (PRU-ICSS)

– Prend en charge les protocoles tels que EtherCAT®, PROFIBUS, PROFINET, EtherNet/IP™, etc.

– Deux unités programmables en temps réel (PRU)

- Processeur RISC de chargement/stockage 32 bits capable de fonctionner à 200 MHz

- 8 Ko de RAM d'instructions avec détection d'erreur unique (parité)

- 8 Ko de RAM de données avec détection d'erreur unique (parité)

- Multiplicateur 32 bits à cycle unique avec accumulateur 64 bits

- Le module GPIO amélioré fournit une prise en charge du changement d'entrée / sortie et un verrouillage parallèle sur le signal externe

- 12 Ko de RAM partagée avec détection d'erreur unique (parité)

– Trois banques de registres de 120 octets accessibles par chaque PRU

– Contrôleur d'interruption (INTC) pour la gestion des événements d'entrée du système

– Bus d'interconnexion local pour connecter les maîtres internes et externes aux ressources à l'intérieur du PRU-ICSS

– Périphériques à l'intérieur du PRU-ICSS :

- Un port UART avec broches de contrôle de flux, prend en charge jusqu'à 12 Mbps

– Un module de capture améliorée (eCAP)

– Deux ports Ethernet MII qui prennent en charge l'Ethernet industriel, comme EtherCAT

– Un port MDIO

• Module d'alimentation, de réinitialisation et de gestion de l'horloge (PRCM)

- Contrôle l'entrée et la sortie des modes veille et veille profonde

– Responsable du séquençage du sommeil, du séquençage d'arrêt du domaine d'alimentation, du séquençage de réveil et du séquençage d'activation du domaine d'alimentation

– Horloges

– Oscillateur haute fréquence intégré de 15 à 35 MHz utilisé pour générer une horloge de référence pour diverses horloges système et périphériques

– Prend en charge l'activation et la désactivation de l'horloge individuelle pour les sous-systèmes et les périphériques afin de faciliter la réduction de la consommation d'énergie

– Cinq ADPLL pour générer des horloges système (sous-système MPU, interface DDR, USB et périphériques [MMC et SD, UART, SPI, I 2C], L3, L4, Ethernet, GFX [SGX530], LCD Pixel Clock)

- Pouvoir

– Deux domaines d'alimentation non commutables (horloge en temps réel [RTC], logique de réveil [WAKEUP])

– Trois domaines d'alimentation commutables (sous-système MPU [MPU], SGX530 [GFX], périphériques et infrastructure [PER])

– Implémente SmartReflex™ Classe 2B pour la mise à l'échelle de la tension du cœur en fonction de la température de la matrice, de la variation du processus et des performances (Mise à l'échelle adaptative de la tension [AVS])

- Mise à l'échelle dynamique de la fréquence de tension (DVFS)

• Horloge en temps réel (RTC)

- Informations en temps réel sur la date (jour-mois-année-jour de la semaine) et l'heure (heures-minutes-secondes)

– Oscillateur interne 32,768 kHz, logique RTC et LDO interne 1,1 V

– Entrée indépendante de réinitialisation à la mise sous tension (RTC_PWRONRSTn)

- Broche d'entrée dédiée (EXT_WAKEUP) pour les événements de réveil externes

- L'alarme programmable peut être utilisée pour générer des interruptions internes au PRCM (pour le réveil) ou au Cortex-A8 (pour la notification d'événement)

– L'alarme programmable peut être utilisée avec une sortie externe (PMIC_POWER_EN) pour permettre au circuit intégré de gestion de l'alimentation de restaurer les domaines d'alimentation non RTC

• Périphériques

– Jusqu'à deux ports USB 2.0 haute vitesse DRD (périphérique à double rôle) avec PHY intégré

– Jusqu'à deux MAC Gigabit Ethernet industriels (10, 100, 1000 Mbps)

– Commutateur intégré

– Chaque MAC prend en charge les interfaces MII, RMII, RGMII et MDIO

– Les MAC Ethernet et le commutateur peuvent fonctionner indépendamment d'autres fonctions

– Protocole de temps de précision IEEE 1588v1 (PTP)

– Jusqu'à deux ports CAN (Controller-Area Network)

– Prend en charge la version CAN 2 parties A et B

– Jusqu'à deux ports série audio multicanaux (McASP)

– Horloges d'émission et de réception jusqu'à 50 MHz

– Jusqu'à quatre broches de données série par port McASP avec des horloges TX et RX indépendantes

- Prend en charge le multiplexage par répartition dans le temps (TDM), le son inter-IC (I2S) et les formats similaires

– Prend en charge la transmission d'interface audio numérique (formats SPDIF, IEC60958-1 et AES-3)

– Tampons FIFO pour la transmission et la réception (256 octets)

– Jusqu'à six UART

- Tous les UART prennent en charge les modes IrDA et CIR

- Tous les UART prennent en charge le contrôle de flux RTS et CTS

- UART1 prend en charge le contrôle complet du modem

– Jusqu'à deux interfaces série McSPI maître et esclave

– Jusqu'à deux sélections de puces

– Jusqu'à 48 MHz

– Jusqu'à trois ports MMC, SD, SDIO

– Modes MMC, SD, SDIO 1, 4 et 8 bits

– MMCSD0 dispose d'un rail d'alimentation dédié pour un fonctionnement en 1,8 V ou 3,3 V

- Taux de transfert de données jusqu'à 48 MHz

- Prend en charge la détection de carte et la protection en écriture

- Conforme aux spécifications MMC4.3, SD, SDIO 2.0

– Jusqu'à trois interfaces maître et esclave I 2C

– Mode standard (jusqu'à 100 kHz)

– Mode rapide (jusqu'à 400 kHz)

– Jusqu'à quatre banques de broches d'E/S à usage général (GPIO)

- 32 broches GPIO par banque (multiplexées avec d'autres broches fonctionnelles)

- Les broches GPIO peuvent être utilisées comme entrées d'interruption (jusqu'à deux entrées d'interruption par banque)

– Jusqu'à trois entrées d'événement DMA externes pouvant également être utilisées comme entrées d'interruption

– Huit temporisateurs à usage général 32 bits

- DMTIMER1 est une minuterie de 1 ms utilisée pour les ticks du système d'exploitation (OS)

– DMTIMER4–DMTIMER7 sont épinglés

– Une minuterie de surveillance

– Moteur graphique 3D SGX530

- Architecture basée sur des tuiles fournissant jusqu'à 20 millions de polygones par seconde

– Universal Scalable Shader Engine (USSE) est un moteur multithread intégrant la fonctionnalité Pixel et Vertex Shader

- Ensemble de fonctionnalités Advanced Shader en excès de Microsoft VS3.0, PS3.0 et OGL2.0

- Prise en charge de l'API standard de l'industrie de Direct3D Mobile, OGL-ES 1.1 et 2.0 et OpenMax

- Commutation de tâches à grain fin, équilibrage de charge et gestion de l'alimentation

- Fonctionnement basé sur la géométrie avancée DMA pour une interaction CPU minimale

- Anticrénelage d'image programmable de haute qualité

– Adressage de mémoire entièrement virtualisé pour le fonctionnement du système d'exploitation dans une architecture de mémoire unifiée

• Périphériques de jeu

• Automatisation domestique et industrielle

• Appareils médicaux grand public

• Imprimantes

• Systèmes de péage intelligents

• Distributeurs automatiques connectés

• Balances

• Consoles éducatives

• Jouets avancés